登刊ACS Nano！北科大张跃院士团队研发基于MoS₂双栅晶体管的大规模可重构电路，台式无掩膜光刻系统实现10×10 高良率器件研发

发布日期：2026-07-17

近日，北京科技大学张跃院士、张铮教授、张先坤教授团队提出了一种基于二硫化钼（MoS₂）双栅晶体管（DGFET）的可重构逻辑单元，成功实现了可级联、可扩展的可重构电路，在二维可重构晶体管逻辑领域取得重要进展。该成果以Scalable Reconfigurable Circuits with Double-Gate MoS₂ Transistors为题，发表于《ACS Nano》期刊，小型台式无掩膜直写光刻系统-MicroWriter ML3凭借高精度、高稳定、高效率等优势，在器件的大规模阵列加工中发挥了关键作用。

【正文】

随着无线通信、人工智能和物联网技术的快速发展，电子系统需要处理日益多样化和复杂的计算任务。可重构电路能够根据任务需求动态调整硬件配置，因其高灵活性和系统适应性而成为研究热点。然而，传统硅基可重构电路通常在大的电路模块层面进行重构，需要大量的冗余逻辑和互连资源，显著增加了设计复杂度和硬件开销。将可重构能力延伸至器件级别，即在运行过程中动态切换单个器件的逻辑功能，成为简化电路设计的前沿方向。

二维过渡金属硫族化合物（TMDCs），特别是WSe₂和MoTe₂，凭借其优异的栅极可调性在可重构器件领域备受关注。然而，当前研究大多聚焦于2-8个FET组成的单元电路功能展示，却忽略了一个关键问题——可扩展性：这些单元无法进一步级联为更大规模的电路，核心原因在于输入和输出电压不在同一范围内（失配），前级输出无法直接作为后级输入。此外，可重构晶体管的控制维度主要依赖栅极数量的堆叠，带来可靠性问题和制造复杂度的显著增加，不利于器件的规模化制备。

在此背景下，北科大团队提出了一种由两个MoS₂垂直双栅晶体管（DGFET）组成的可重构逻辑单元，本质上是一个基于伪NMOS架构的双栅反相器。该设计利用双栅调节与反相器的电阻分压机制，仅用n型沟道便实现了NAND/NOR和IMP/RNIMP四种不同逻辑功能，同时保持了输入输出电压范围的完全匹配。

研究团队进一步制备了10×10可重构逻辑单元阵列，并对其电学性能和逻辑功能进行了统计分析。得益于MoS₂薄膜的高均匀性和薄膜转移的高完整性，器件良率达到了96%，这也是目前二维可重构晶体管逻辑领域报道的最大规模阵列。通过级联这些基本单元，团队进一步实现了XOR/XNOR和AND/OR等基本逻辑门，并在级联电路层面实现了半减器与比较器的实时切换功能，充分展示了该单元的级联潜力。

本工作中，MoS₂双栅晶体管及可重构逻辑单元阵列的加工采用了小型台式无掩膜直写光刻系统-MicroWriter ML3。除接触电极外，所有图形光刻均通过MicroWriter ML3完成。MicroWriter ML3的高稳定性（极高的加工重现性，保障10×10阵列的一致性）、高精度（最高0.4微米的加工精度，满足纳米级器件对准需求）以及高效率（加工速度最高可达180 mm²/min）等技术优势，为该研究中的大规模阵列制备提供了可靠的工艺支撑，助力团队验证了可重构晶体管规模化集成的可行性。

小型台式无掩膜直写光刻系统- MicroWriter ML3

【精彩图文展示】

a） MoS₂双栅晶体管（DGFET）的制备工艺与器件结构示意图。从下栅极制备、HfO₂介质层沉积、MoS₂转移与刻蚀，到Sb₂O₃种子层辅助顶栅介质与顶栅电极沉积，完整展示了双栅器件的加工流程。

b） DGFET阵列的光学照片与显微镜图像。插图展示单个MoS₂ DGFET的高倍光学图像，阵列整齐排列，体现了加工工艺的高一致性。

c） 器件接触与沟道界面处的截面TEM与EDS图像。清晰展示了各层结构，每层厚度与设计基本一致，验证了器件制备的质量。

d） 不同顶栅电压（Vtg）下DGFET的转移特性曲线（Ids-Vbg）。随Vtg增大，阈值电压左移，载流子浓度提升。虚线框标注了四种输入状态组合(0,0)、(0,1)、(1,0)和(1,1)对应的电流值。

e） 不同顶栅电压下DGFET的输出特性曲线（Ids-Vds）。展示了器件在不同栅压调节下的线性区与饱和区行为。

a） 可重构逻辑功能单元结构图及四种可重构逻辑功能（NAND、NOR、IMP、RNIMP）示意图。负载FET保留栅漏短接配置，通过独立栅极电压调节负载电阻实现逻辑功能切换。

b） 负载FET与驱动FET在四种输入状态组合下的电导对比。柱状图为驱动FET电导，浅蓝色平面为负载FET电导，直观展示了电阻分压决定逻辑输出的机制。

c） 四种逻辑功能在Vdd=3V下的输出电压动态响应。各状态电压损失均低于10%，实现了近全摆幅输出。

a） 10×10可重构逻辑单元阵列的光学显微镜图像。上方为负载FET（W/L=10/3），下方为驱动FET（W/L=4/8），阵列规模为目前该领域最大。

b） 96个驱动FET的转移特性曲线（Vds=1V）。红色和蓝色曲线分别表示顶栅介质层封装前后的底栅测试结果，表现出优异的电学均匀性。

c） 阈值电压（Vth）、迁移率（μ）和亚阈值摆幅（SS）的统计分布。平均Vth为2.16V，平均迁移率为27.51 cm²V⁻¹s⁻¹，平均SS为94.57 mV/dec，体现了阵列的高一致性。

d） 伪NMOS反相器在介质层封装前（红）后（蓝）的静态电压传输特性。中点电压（Vm）发生左移，与介质层对器件阈值的调节及环境屏蔽效应有关。

e） 80个驱动DGFET在四种输入状态组合下的平均输出电流统计。四种输入状态呈现一致的变化趋势，两个中间态电流差异控制在约1个数量级以内。

f） 阵列在不同输入组合下的输出电压统计（8×8阵列格式）。黑白像素块直观展示了不同状态下的电压损失与均匀性。

g） 各逻辑功能输出相对误差的直方图。NAND和NOR功能的噪声主要集中在(0,1)和(1,0)输入组合，为后续晶体管参数优化提供了明确方向。

a） 级联电路的光学显微镜图像，标注了各端子位置。红色虚线框内为三单元级联电路（实现XOR/XNOR），蓝色虚线框内为两单元级联电路（实现AND/OR）。

b） 三单元可重构级联电路的原理图与输出电压响应。Vc1="0"、Vc2="1"时实现XOR功能；Vc1="1"、Vc2="0"时实现XNOR功能。相比传统级联架构，晶体管消耗减少近一半。

c） 两单元级联电路的输出电压响应。后一单元作为反相器翻转前级输出，实现AND（Vc2="1"）和OR（Vc2="0"）功能，级联校正补偿了输出电压损失。

d） 组合电路在另一种端子配置下的原理图与输入/输出波形。该电路可实现半减器与比较器的实时重构切换：差值位（Diff）由XOR实现，借位位（Borrow）由RIMP逻辑实现；比较器功能通过XNOR判断相等、RIMP逻辑判断大小关系实现。

【结论】

该研究通过双栅调节与反相器电阻分压机制相结合，提出了一种基于MoS₂ DGFET的可重构逻辑单元，仅用n型沟道便实现了四种不同逻辑功能，并保持了输入输出电压范围的完全匹配。团队进一步制备了10×10可重构单元阵列（超过60%的单元实现了完整功能），是目前二维可重构晶体管逻辑领域报道的最大阵列规模。通过级联基本单元，团队扩展实现了XOR/XNOR、AND/OR等基本逻辑门，并在级联电路层面实现了半减器与比较器的可重构切换。该工作为可重构晶体管的规模化集成提供了一条可行且实用的技术路径。MicroWriter ML3 凭借其优异的加工性能，持续为张跃院士团队助力，也成为了新型半导体器件微纳加工的核心加工设备，其在高精度、高稳定性、高适配性上的表现，更为微电子领域的前沿研究提供了重要支撑。

【高水平成果背后：DMO与北科大深度协作】

本成果的落地，不仅体现了设备超卓的技术性能，更彰显了英国Durham Magneto Optics（DMO）公司与国内用户始终紧密合作的关系。2026年5月，DMO公司创始人、英国皇家科学院院士Russell Cowburn教授亲赴北京科技大学回访张跃院士课题组。访问期间，Cowburn教授在课题组做了专题报告，针对MicroWriter ML3设备的使用情况进行了详细回复与操作指导，就研究人员在实际工艺中遇到的问题提供了专业技术建议。此次回访加深了双方的技术沟通，也为课题组更高效地发挥设备性能提供了有力保障。

图中右二为Prof. Russell Cowburn 听取课题组负责人介绍设备使用情况

DMO公司始终坚持"以客户为中心"服务理念，针对国内高校、科研院所建立常态化技术回访、现场指导机制，从设备装机调试、工艺开发到长期运维提供全周期支撑。制造商与科研团队的双向技术交流，既持续迭代优化 MicroWriter ML3 设备适配二维材料、范德华异质结等新型微纳加工场景，也为国内低维半导体、集成电路领域原创性科研突破提供稳定可靠的硬件支撑。